互補開關(guān)電路

上下拉電阻增強驅(qū)動能力？

很多經(jīng)驗不是空穴來風，只是在流傳的過程中丟失了重要的前提條件。上一節(jié)也看到了有一些邏輯器件，他們輸出高和輸出低時的驅(qū)動能力差別很大。

TTL（70xx、74Fxx、74Sxx、74LSxx等）家族的器件就屬于這種類型，如下圖是7404（TTL反相器）的原理圖，由于非對稱的輸出級設(shè)計，輸出為高時驅(qū)動能力只有0.4mA，而輸出低時居然能輸出16mA的電流（手冊中的輸出電流不是晶體管或者電路本身的極限，而是超過這個電流以后，輸出的電壓可能無法滿足邏輯族的要求）。

7404的簡化電路

這個時候在輸出端口外加一個上拉電阻，就可等效以增強端口在輸出H時的驅(qū)動能力，但代價是端口輸出L時，驅(qū)動能力相應地減弱，不過這時候芯片輸出能力足夠強，用這點代價來換取另一個狀態(tài)下驅(qū)動能力的增強，還是劃算。

帶上拉電阻的7404

下表是仿真有無上拉電阻時，負載電流與輸出電壓的關(guān)系，可以看到上拉電阻確實增強了在一定負載下的輸出電壓，不過當負載電流較大時效果并不明顯，而且邊際效應也很顯著，當上拉電阻減小到一定程度以后，增強效果也不太顯著，而且會大大增加靜態(tài)功耗。

帶不同上拉電阻的7404輸出電壓與負載電流的關(guān)系

既然非對稱的輸出級有這樣的問題，那為啥不能把這個驅(qū)動器設(shè)計成上下對稱的呢？

一方面，如果要設(shè)計成上下對稱的結(jié)構(gòu)，上管需要用P管，而當時的工藝限制，P管各方面性能都不如N管，速度、功耗和成本都不是很劃算，所以能看到很多上年代的芯片，內(nèi)部幾乎沒有P管（包括MOS工藝的器件也是）。

另一方面，TTL輸入結(jié)構(gòu)的特點，輸入為H時所需電流很小，而輸入為L所需的輸入電流很大，這樣對輸出L時的驅(qū)動能力要求就很高，反而對輸出H時沒有驅(qū)動能力要求（TTL輸入懸空時等效為H）。

但TTL的這種特點，又會帶來一個比較麻煩的問題：下拉電阻值需要很大才能滿足要求，而下拉電阻太大則會導致輸出高時負載太重以至于無法達到規(guī)定電壓，所以TTL要盡量避免使用下拉。

下圖是仿真結(jié)果，因為這是一個反相器，所以下拉時輸出高是所期望的，而下拉電阻超過1.8kΩ時已經(jīng)無法滿足TTL定義的最低高電平標準了；而上拉時，就算上拉電阻達到20kΩ，也絲毫不影響輸出。

TTL上下拉電阻取值與輸出電壓的關(guān)系

CMOS電路

相信現(xiàn)在已經(jīng)沒多少人會在設(shè)計時選用TTL家族的器件了，可能多數(shù)人都沒接觸過這類器件，最常用的還是CMOS家族（HC、HCT、LVC、CD4000等）。

CMOS家族的東西就比較簡單粗暴，上下對稱的結(jié)構(gòu)，上下管驅(qū)動能力也基本一致，這個時候輸出的上下拉電阻對增強驅(qū)動能力幾乎沒有幫助不說，還加重了負載，屬于得不償失（其實多數(shù)情況下是無關(guān)痛癢）。

下圖是基本的CMOS反相器，只需要一對互補的MOS管即可實現(xiàn)（現(xiàn)實中的CMOS反相器一般是三對這種管子級聯(lián)出來的，為了提高開環(huán)增益）。