使用因子2是因?yàn)榭紤]的只是半個(gè)開關(guān)周期，對(duì)于全橋或半橋 拓?fù)浣Y(jié)構(gòu)，該過程發(fā)生兩次。另外，在圖1中，由于兩個(gè)開關(guān) 關(guān)閉，所以反向恢復(fù)電荷會(huì)增加一倍。因此，總電流為：

其中，在全橋配置下，C為2；在中心抽頭配置下，C為1；N為 并聯(lián)的MOSFET數(shù)目。這是通過有源吸收器開關(guān)的平均電流。

數(shù)字實(shí)現(xiàn)

有源鉗位吸收器的數(shù)字實(shí)現(xiàn)有兩個(gè)控制：控制1是吸收器延 遲（自觸發(fā)器邊沿的吸收器PWM邊沿中的可調(diào)延遲）?？刂? 為吸收器PWM導(dǎo)通時(shí)間。觸發(fā)點(diǎn)為H橋?qū)呉_原邊PWM上升 沿的邏輯OR（如OUTC和OUTD）。吸收器PWM并不要求像主控 PWM分辨率一樣高的分辨率（如125 ps）。結(jié)果，觸發(fā)所需時(shí) 鐘能支持較慢的速率（5 ns分辨率），這樣還能節(jié)能（40倍系 數(shù)）。這一概念也可以運(yùn)用到副邊上有中心抽頭的功率轉(zhuǎn)換拓 撲結(jié)構(gòu)。另外，該概念也可以用于單個(gè)開關(guān)，在這些開關(guān)中， 每個(gè)功率晶體管上會(huì)放置一個(gè)分立式有源鉗位開關(guān)吸收器單 元。在這種情況下，有源鉗位FET的驅(qū)動(dòng)信號(hào)取自同步整流器 的下降沿。

圖5. 吸收器PWM的數(shù)字實(shí)現(xiàn)

ADP1055數(shù)字控制器提供了實(shí)現(xiàn)這一目標(biāo)的必要工具。借助直觀 簡(jiǎn)單的圖形用戶界面，只需幾分鐘就能完成有源鉗位吸收器的 優(yōu)化。ADP1055提供了兩個(gè)選項(xiàng)來設(shè)置吸收器PWM，即通過SR1 和SR2的邏輯組合或通過OUTC和OUTD信號(hào)的邏輯組合。在兩種 情況下，可以用兩個(gè)選項(xiàng)配置吸收器PWM，如圖6和圖7所示。 在上述所有情景下，都可以用吸收器延遲（設(shè)置死區(qū)時(shí)間）和 吸收器導(dǎo)通時(shí)間微調(diào)優(yōu)化參數(shù)。借助兩個(gè)信號(hào)的邏輯組合和極 性選擇功能，用戶完全可以自由地選擇適當(dāng)?shù)奈掌鹘M合。

圖7. 使用選項(xiàng)2（OUTC和OUTD）的吸收器時(shí)序

全橋拓?fù)浣Y(jié)構(gòu)的實(shí)驗(yàn)結(jié)果

為了進(jìn)行實(shí)驗(yàn)驗(yàn)證，選擇的隔離式DC-DC轉(zhuǎn)換器，其額定輸入 為48 V，額定輸出為12 V、20 A，開關(guān)頻率為125 kHz。拓?fù)浣Y(jié)構(gòu) 為全橋，帶一個(gè)副邊，如圖1所示。
圖8展示了使用不正確的吸收器導(dǎo)通時(shí)間會(huì)導(dǎo)致多余振鈴，同時(shí) 還展示了同步MOSFET的振蕩漏極電壓，后者也反映在原邊電流 中。前沿尖峰也很嚴(yán)重，會(huì)導(dǎo)致不必要的EMI。

圖8. 過多的吸收器導(dǎo)通時(shí)間

圖9所示為優(yōu)化的吸收器導(dǎo)通時(shí)間，其中，在同步MOSFET的漏 極電壓上無振鈴。同時(shí)，前沿尖峰也幾乎消除了。