圖5 高速背板有源測(cè)試連接圖示

　　抖動(dòng)是高速信號(hào)性能的關(guān)鍵參數(shù)，不論用探頭做在線測(cè)試，或激勵(lì)響應(yīng)測(cè)試，都需要關(guān)注抖動(dòng)的參數(shù)，對(duì)于高速背板尤其需要關(guān)注碼間干擾ISI抖動(dòng)成分。
　　一般這樣定義抖動(dòng)：“信號(hào)的某特定時(shí)刻相對(duì)于其理想時(shí)間位置上的短期偏離為抖動(dòng)”（參考：Bell Communications Research,Inc（Bellcore），“Synchrous Optical Network（SONET） Transport Systems：CommonGeneric Criteria，TR-253-CORE”，Issue 2，RevNo.1，December 1997），如圖6所示。其中快過10HZ的偏離定義為抖動(dòng)（Jitter），漫過10Hz的偏離定義為漂移（Wander）。
　　隨著信號(hào)速率的不斷提高和對(duì)精度的越來越高要求，需要進(jìn)行抖動(dòng)成分的分離以更深入表征抖動(dòng)特征和查找問題根源。一般按圖6進(jìn)行抖動(dòng)成分的分離。

圖6. 抖動(dòng)成分分離圖

　　各個(gè)英文的中文翻譯是，TotalJitter（TJ）：總體抖動(dòng)；Random Jitter（RJ）：隨機(jī)抖動(dòng)；Deterministic Jitter（DJ）：確定性抖動(dòng)；Data Dependent Jitter（DDJ）：數(shù)據(jù)相關(guān)抖動(dòng)；Periodic Jitter（PJ）：周期性抖動(dòng)；Inter-symbol Interference（ISI）：碼間干擾；Duty Cycle Distortion（DCD）：占空比失真；SubRateJitter（SRJ）：子速率抖動(dòng)。
　　通過抖動(dòng)的分離，一方面可以幫助我們判斷被測(cè)件DUT是否滿足設(shè)計(jì)或規(guī)范要求，另一方面可以幫助我們尋找問題根源，這就是抖動(dòng)的溯源分析方法。圖7是抖動(dòng)成因關(guān)系圖。

圖7 抖動(dòng)成因關(guān)系圖

　　對(duì)于高速背板互連，主要需要關(guān)注：碼間干擾ISI。與數(shù)據(jù)流中的位序列相關(guān)的任何抖動(dòng)都稱為數(shù)據(jù)相關(guān)抖動(dòng)DDJ，其中的主要組成成分是ISI。ISI通常是由連接器、電纜、PCB傳輸線、背板等的不足的頻響（阻抗不連續(xù)和損耗的綜合結(jié)果）引起的。不足帶寬對(duì)數(shù)據(jù)序列強(qiáng)烈地執(zhí)行低通濾波，由于濾波，波形沒到達(dá)完全的高狀態(tài)或低狀態(tài)，除非有同極性的多個(gè)位連續(xù)出現(xiàn)（注：輪流的 1、0、1、0、1、0 屬于高頻，因?yàn)槊繂挝粎^(qū)間內(nèi)，信號(hào)都發(fā)生電壓跳轉(zhuǎn)。連續(xù)的1或0，因?yàn)樾盘?hào)電壓一直維持固定，所以屬于低頻）。圖8所示的不同碼型通過低帶寬的傳輸系統(tǒng)后，增加了碼間干擾ISI抖動(dòng)成分。

圖8 低帶寬的互連（如高速背板）產(chǎn)生碼間干擾ISI

　　因?yàn)?.25Gbps到10Gbps的信號(hào)通過背板傳輸后，眼圖處于封閉狀態(tài)，需要使用均衡軟件仿真芯片均衡特征以打開眼圖再進(jìn)行參數(shù)測(cè)量和分析?，F(xiàn)在的采樣示波器和實(shí)時(shí)示波器都支持均衡功能，一般支持判決反饋均衡DFE和線性前向均衡LFE?？梢栽谲浖镞x擇抽頭的數(shù)量，可以輸入抽頭的數(shù)值，亦可以自動(dòng)獲得抽頭的數(shù)值（相當(dāng)于自適應(yīng)性均衡），如圖9所示。均衡后可以方便測(cè)量眼圖，抖動(dòng)等參數(shù)。

圖9 均衡器改善信號(hào)質(zhì)量（右圖藍(lán)色部分為均衡前，紅色眼圖為均衡后）

　　總結(jié)
　　信號(hào)完整性設(shè)計(jì)測(cè)試技術(shù)的進(jìn)步為設(shè)計(jì)數(shù)據(jù)率高達(dá)10Gbps的高速背板創(chuàng)造了很多機(jī)會(huì)，但要想實(shí)現(xiàn)這一目標(biāo)，設(shè)計(jì)人員必須對(duì)差分傳輸線效應(yīng)和物理結(jié)構(gòu)對(duì)信號(hào)完整性的影響有一定了解。有多種PCB結(jié)構(gòu)都能幫助提高數(shù)據(jù)流量，條件是在高速串行鏈路內(nèi)正確地實(shí)現(xiàn)他們。今天的高速數(shù)字設(shè)計(jì)工程師必須著眼于未來，采用先進(jìn)的仿真、設(shè)計(jì)、測(cè)試和分析工具，才能繼續(xù)保持電信系統(tǒng)、數(shù)據(jù)通信系統(tǒng)和復(fù)雜計(jì)算機(jī)系統(tǒng)的快速發(fā)展步伐。對(duì)于這種高速背板互連的測(cè)試，需要從時(shí)域、頻域角度進(jìn)行無源測(cè)量，也要從眼圖、抖動(dòng)、均衡角度進(jìn)行有源測(cè)量，總體上是比較復(fù)雜的。