同時(shí)，FPGA接收到的高速ADC數(shù)據(jù)需要實(shí)時(shí)地寫(xiě)入到存儲(chǔ)器中，以8-bit，1 GSa/s的ADC為例，其輸出數(shù)據(jù)的吞吐率為1 GByte/s。Zynq-7000支持常用的DDR2、DDR3等低成本存儲(chǔ)器，最高DDR3接口速率可達(dá)1066 MT/s，因此，使用單片DDR3即可滿(mǎn)足實(shí)時(shí)存儲(chǔ)上述ADC輸出數(shù)據(jù)的要求。而且，Zynq-7000支持PL共享PS的存儲(chǔ)器，只要給PS部分預(yù)留足夠的存儲(chǔ)器帶寬，剩余帶寬用于存儲(chǔ)ADC數(shù)據(jù)，無(wú)須在PL部分再外掛存儲(chǔ)器，降低了成本。
更為重要的是，基于Zynq-7000中豐富的可編程邏輯資源（XC7Z020中為85k等效邏輯單元），SDS1000X-E集成高靈敏度、低抖動(dòng)、零溫漂的數(shù)字觸發(fā)系統(tǒng)，使得其觸發(fā)更為準(zhǔn)確；各種智能觸發(fā)功能如斜率、脈寬、視頻、超時(shí)、欠幅、碼型等，能幫助用戶(hù)更精確地隔離出感興趣的波形；總線(xiàn)協(xié)議觸發(fā)甚至能直接用符合條件的總線(xiàn)事件（如I2C總線(xiàn)的起始位，或UART的特定數(shù)據(jù)）作為觸發(fā)條件，極大地方便調(diào)試。
模擬觸發(fā) 數(shù)字觸發(fā)
圖3模擬觸發(fā)系統(tǒng)與數(shù)字觸發(fā)系統(tǒng)的觸發(fā)抖動(dòng)對(duì)比
